Cadence INNOVUS 19.10 Linux软件免费下载
全球电子设计创新领导者 Cadence Design Systems Inc. 宣布推出 Cadence INNOVUS 19.10 Linux，该软件 是更广泛的 Cadence 数字和签核套件的一部分，该套件为客户提供集成的完整流程，提供可预测的设计收敛路径，并支持 Cadence 的智能系统设计战略。 加速实现 SoC 卓越设计。
针对大多数 challeg 设计以及最新的 FinFET 16nm、14nm、7nm 和 5nm 工艺进行了优化，可帮助您更早地开始设计，加快爬坡速度。Innovus 系统在布局、优化、布线和时钟方面具有独特的新功能，其架构可考虑设计流程中的上游和下游步骤和影响。这种架构最大限度地减少了设计迭代，并提供了更快进入市场所需的运行速度。使用 Innovus 系统，您将能够以更低的风险构建集成的差异化系统。
Innovus 系统具有多种关键功能。其大规模并行架构可以处理大型设计，并利用多核工作站上的多线程，以及计算机网络上的分布式处理。
基于成熟的 NanoRoute ee，下一代松弛和功率驱动路由具有跟踪感知时序优化功能，可及早解决信号完整性问题，并改善路由后的相关性。Innovus系统包括全流量多目标技术，可实现并行电气和物理优化。它还通过通用 UI 和用户命令与综合和签核工具共享可自定义的流程。因此，您可以利用强大的报告和可视化功能，提高整个数字流程的设计效率和生产力。
随着单元数量和复杂性的块大小不断增加，需要在平面图中定位的宏数量呈爆炸式增长。Innovus 系统提供混合宏观和标准单元布局，可以自动生成宏观位置，从而将创建最佳平面图的时间从几天缩短到几小时。
机器学习计算机科学的最新进展与数字实施流程密切相关。Innovus 系统采用机器学习技术，可为最复杂的高性能块提供最佳的 PPA。设计人员可以完全控制机器学习训练，以确保根据其特定的设计要求进行定制。
Cadence 的 Genus 综合解决方案与 Innovus 系统紧密集成，可实现从 RTL 综合到实现的无缝过渡。借助 GigaPlace 和 GigaOpt ees 用于 Genus 物理合成的共享布局和优化技术，这为先进节点设计收敛提供了巨大优势。
随着最新FinFET工艺节点的电压降低，IR和EM约束变得越来越重要。Innovus 系统包括全面的电源完整性感知布局、优化、时钟树和布线功能，可确保在实施过程中解决 IR 和 EM 违规问题，而不会影响最终 PPA。
Cadence 的 Tempus Timing Signoff Solution、Quantus Extraction Solution 和 Voltus IC Power Integrity Solution 集成在一起。用 Innovus 系统磨碎。通过这种集成，您可以在物理实现的早期阶段对寄生效应、时序、信号和电源完整性效应进行精确建模，并更快地收敛这些电气指标，从而实现更高效的设计收敛。在当今集成电路和电子产品的创造中发挥着作用。客户使用 Cadence 软件、硬件、IP 和服务来设计和验证先进的声电导器、消费电子产品、网络和电信设备以及计算机系统。公司总部位于加利福尼亚州圣何塞，在世界各地设有销售办事处、设计中心和研究机构，为全球电子行业提供服务。
Cadence INNOVUS 19.13.000 （ISR3）x86
RHEL 6.5 （lnx86） *
4.8 Gb
下载仅供下载体验和测试学习，不得商用和正当使用。
